三星m5650u （被三星抛弃的自研CPU核：M5表现究竟

来源内容由半导体行业观察（IDicbank）编译自「ikichip」，作者David Schor，谢谢。

今年早些时候，三星发布了Exynos990。该芯片具有更快的NPU，最新的G77 MP11 GPU和LPDDR5。而在计算方面，该芯片具有8核的配置——四核A55，双核A76和公司最新的定制CPU核设计-M5。

在早前，三星宣布将其奥斯丁的CPU研发中心裁掉，在大家看来，这是三星停止自研CPU核心，拥抱Arm公版的一个重要信号。为此大家对这个产品实力也有了很高的关注度。在昨天的一个更新补丁中，三星用新的编译器调度程序模型提交了补丁，在其中包含了新内核的一些细节。

据报道，M5是由三星奥斯汀研发中心（SARC）开发的三星第五代定制内核。考虑到最近的裁员和内部重组浪潮，这应该也是他们的一个定制核心。

三星表示，M5内核可提供“高达20％的增强性能”，我们可以预期平均水平会更低。尽管LLVM调度程序模型的级别太高，无法说明发生了哪些较小的修改，但我们仍然可以看到一些较大的更改。从LLVM补丁程序中，我们很难看到M5的大部分性能提升究竟来自IPC的改进、显着改进的预取器，分支预测器或其他类似的隐藏组件。

在指令集方面，M5具有与M4相同的 Armv8.2-A。在较高的层次上，M5也与M4十分相似流水线保持6宽解码，后端保留相同的228深度重排序缓冲区（228-entry deep reorder buffer.）。三星确实将指令队列从48个条目略微增加到60个。更大的变化是错误预测损失（misprediction penalty），该错误改善了1个周期，降低到15个周期。

在后端，三星添加了两个新的简单的32位整数ALU管道。这使整数管道（包括分支）的总数达到七个。添加两个32位ALU管道很有趣，因为它不会提高典型的简单ALU工作负载的吞吐量。

在浮点群集方面，三星重新平衡了执行管道。最显着的变化是在三个FP管道的每一个上都增加了霓虹灯点执行单元。在三个浮点管道中的每个管道上增加专用的霓虹灯点乘积单元也可以帮助解释32b整数ALU。

如上所示，Nxxx 是NEON (advanced SIMD) units, HAD = horizontal vector arithmetic, MSC = miscellanea, SHT = shift, SHF = shuffle, and CRY = cryptography。

点击文末阅读原文，可阅读英文原文。

免责声明本文由作者原创。文章内容系作者个人观点，半导体行业观察转载仅为了传达一种不同的观点，不代表半导体行业观察对该观点赞同或支持，如果有任何异议，欢迎联系半导体行业观察。

今天是《半导体行业观察》为您分享的第2136期内容，欢迎关注。

半导体行业观察

『半导体第一垂直媒体』

实时 专业 原创 深度

英文原文

！